Verification engineer
תאריך פרסום:
11/05/2014
עודכנה לאחרונה: 07/08/2014
בחברת קיידנס (פועלת בתחום תוכנה)
המשרה בעיר: ראש העין (אזור מרכז)
היקף משרה: מלאה
הגמישות לאמהות: אחר / התנאים ייסגרו בפגישה, יום עבודה אחד מהבית
מה העבודה:
מהנדס וריפיקציה לפיתוח סביבות וריפיקציה בתחום התקשורת. מעורבות מלאה בכל
שלבי פיתוח סביבה החל משלב הגדרות דרך כתיבת קוד, סימולציה ואינטגרציה.
מהן הדרישות:
תואר במדעי המחשב / הנדסת מחשבים / חשמל / אלקטרוניקה ממוסד אקדמי
מוביל
4 ש"נ לפחות בכתיבת סביבות בדיקה בSystem Verilog.
הכרות עם תקני תקשורת ETHERNET ,הבנה בתהליכי וריפיקציה
וסימולאטורים שונים
code coverage, functional coverage :מתקדמים וריפיקציה בכלי ידע
אנגלית ברמה גבוהה
יתרון:
ידע ב UVM
Ethernet – PCS ב ידע
הבנה וניסיון בסביבות SoC